技術コラム Column

ＳＩ改善のポイント：インピーダンス整合（1）

インピーダンス整合とは？

インピーダンス整合とは、信号を出力するデバイスの出力インピーダンス、伝送路の特性インピーダンス、伝送路中の部品やそのパッドのインピーダンス、信号を受信するデバイスの入力インピーダンス等を整合させることで、インピーダンスマッチングとも呼ばれます。インピーダンスの整合が取れていないと、その部分で反射が発生します。プリント基板上において、低速で動作する回路では、これらの反射は問題になりませんが、数１０ＭＨｚ～数１００ＭＨｚを超える信号では、反射による波形の歪が無視できなくなり、デバイスの故障や伝送エラーの原因となる場合があります。

反射係数について

反射係数 Γ は、伝送路や回路部品などの接続部における入射波と反射波の割合を表しています（図１参照）。反射係数は０～±１の値を取り、０は無反射、１は全反射を表します。符号がマイナスとなる場合は、入射波と反射波の位相が反転します。反射の過程で周波数が変化することはありません。図１において、伝送路の特性インピーダンス 𝑍₀ と負荷インピーダンス 𝑍_L の反射係数は、𝛤=|(𝑍_L−𝑍₀ )/(𝑍_L+𝑍₀ )|のようになります。例えば、伝送路の特性インピーダンスが５０Ωで、負荷インピーダンスが１００Ωの場合、反射係数Γ＝０．３３３となり、入射波の３３．３％が反射します。負荷インピーダンスを５０Ωにすると、反射係数Γ＝０となり、反射は発生しません。また負荷インピーダンスをハイインピーダンスにすると、反射係数Γ≒１となるため、入射波の全てが反射します。他にも信号反射を表す指標として、ＳパラメータにおけるＳ１１（リターンロス）やＶＳＷＲなどがありますが、本質的には同じものです。

インピーダンス不整合時の波形がどのようになるのかを理解しやすくするため、ここからしばらくの間、理想モデルでの解析結果と反射のメカニズムについて触れていきたいと思います。

インピーダンス整合されている場合

図２は、信号源が、振幅１Ｖ、立上り時間１ｎｓｅｃ、出力インピーダンス５０Ωのステップ波を、特性インピーダンス５０Ωの伝送路と１ＭΩの負荷へ励起する回路です。伝送路途中の波形を観測するために、便宜上、伝送路は伝送路１と伝送路２の２つに分けています。（負荷を１ＭΩとしているのは、一般的なＣＭＯＳデバイスの入力インピーダンスがハイインピーダンスであるためです。）

図３は、図２の回路をシミュレーションさせた結果です。信号源のインピーダンス、伝送路の特性インピーダンスは共に５０Ωであり、インピーダンス整合が取れているため、負荷抵抗部での反射はありません（青色波形）。信号源から発せられたステップ波は、遅延無しで伝送路入力端に到達し（本来はこの間にも半導体内のワイヤ、リード線などの非常に短い伝送路がありますが、ここでは無視しています）、信号源のインピーダンスと伝送路の特性インピーダンスとで分圧され、信号源電圧の半分（１ｎｓｅｃ時点で０．５Ｖ）となっています（赤色波形）。伝送路の特性インピーダンスは一定であるため、伝送路中間点での波形の変化は無く、伝送路入力端と同じ波形が１ｎｓｅｃ遅れで観測されています（ピンク色波形）。ステップ波は、２ｎｓｅｃ時点で１ＭΩの負荷に到達しますが、負荷抵抗がハイインピーダンスで反射係数が１であるため、全反射し、１ｎｓ後の３ｎｓ時点で０．５Ｖの倍の１Ｖとなっています（青色波形）。この反射波は、伝送線路を介して信号源に戻って行きますが、伝送路の特性インピーダンスと信号源はインピーダンスが整合しているため、更なる反射は発生しません。このため負荷に掛かる電圧は１Ｖのまま安定状態となります。

信号源インピーダンス＜伝送路インピーダンスの場合

図４は、図２から伝送路の特性インピーダンスを１００Ωに変更した回路です。

図５は、図４の回路をシミュレーションさせた結果です。信号源のインピーダンスは５０Ω、伝送路の特性インピーダンスは１００Ωなので、インピーダンス整合が取れておらず、負荷抵抗部での反射が見受けられます（青色波形）。信号源から発せられたステップ波は、遅延無しで伝送路入力端に到達し、信号源のインピーダンスと伝送路の特性インピーダンスとで分圧され、０．６６７Ｖ（１ｎｓｅｃ時点）となっています（赤色波形）。伝送路の特性インピーダンスは一定であるため、伝送路中間点での波形の変化は無く、伝送路入力端と同じ波形が１ｎｓｅｃ遅れで観測されています（ピンク色波形）。ステップ波は、２ｎｓｅｃ時点で１ＭΩの負荷に到達しますが、負荷抵抗がハイインピーダンスで反射係数が１であるため、全反射し、１ｎｓ後の３ｎｓ時点で０．６６７Ｖの倍の１．３３３Ｖとなっています（青色波形）。この反射波は、同時に、伝送線路を介して信号源に戻って行き、３ｎｓ時点で伝送路中間点に到達し、更に１ｎｓ後の４ｎｓ時点で１Ｖとなります（ピンク色波形）。そして、同時点で信号源（伝送路入力端）に到達しますが、インピーダンス不整合のため、ここで再び反射が発生します。反射係数は－０．３３３であるため、１ｎｓ後の５ｎｓ時点で、約１．１１１Ｖになっています（０．６６７Ｖ+０．６６７Ｖ＋０．６６７×（－０．３３３）（反射係数）、緑色コメント参照）。このように反射波は信号源と負荷との間を行き来するため、オーバーシュート（ステップ波が立下りエッジの場合はアンダーシュート）やリンギングが発生することになります。

信号源インピーダンス＞伝送路インピーダンスの場合

逆に、信号源インピーダンスの方が伝送路インピーダンスより高い場合はどうなるでしょうか。図６は、出力インピーダンス１００Ωのステップ波を、特性インピーダンス５０Ωの伝送路と１ＭΩの負荷へ励起する回路です。

図７は、図６の回路をシミュレーションさせた結果です。信号源のインピーダンスは１００Ω、伝送路の特性インピーダンスは５０Ωなので、インピーダンス整合が取れておらず、負荷抵抗部での反射が見受けられますが、「信号源インピーダンス＜伝送路インピーダンスの場合」とは様子が異なります（青色波形）。信号源から発せられたステップ波は、遅延無しで伝送路入力端に到達し、信号源のインピーダンスと伝送路の特性インピーダンスとで分圧され、０．３３３Ｖ（１ｎｓｅｃ時点）となっています（赤色波形）。伝送路の特性インピーダンスは一定であるため、伝送路中間点での波形の変化は無く、伝送路入力端と同じ波形が１ｎｓｅｃ遅れで観測されています（ピンク色波形）。ステップ波は、２ｎｓｅｃ時点で１ＭΩの負荷に到達しますが、負荷抵抗がハイインピーダンスで反射係数が１であるため、全反射し、１ｎｓ後の３ｎｓ時点では、０．３３３Ｖの倍の０．６６６Ｖとなっています（青色波形）。この反射波は、同時に、伝送線路を介して信号源に戻って行き、３ｎｓ時点で伝送路中間点に到達し、更に１ｎｓ後の４ｎｓ時点で０．６６６Ｖとなります（ピンク色波形）。そして、同時点で信号源（伝送路入力端）に到達しますが、インピーダンス不整合のため、ここで再び反射が発生します。反射係数は０．３３３であるため、１ｎｓ後の５ｎｓ時点で、約０．７７７Ｖになっています（０．３３３Ｖ＋０．３３３Ｖ+０．３３３Ｖ×０．３３３（反射係数）、緑色コメント参照）。このように反射波は信号源と負荷との間を行き来するため、立上りや立下り波形に段差が生じることになります。受信デバイスのスレッショルド電圧付近で、ＣＬＫ信号に対してこのような段差が生じると、ダブルクロッキングが発生したり、セットアップ／ホールド時間規定のマージンを減少させる原因となるため、特に注意を要します。